


封装工艺流程详细讲解

2016-11-08 光刻人的世界

小提示

点击上方蓝色字体即可一键关注哦~

文章转自：中国半导体论坛



封装工艺流程

◆ 2.1.1 为什么要学习封装工艺流程

熟悉封装工艺流程是认识封装技术的前提，是进行封装设计、制造和优化的基础。

◆ 芯片封装和芯片制造不在同一工厂完成

它们可能在同一工厂不同的生产区、或不同的地区，甚至在不同的国家。许多工厂将生产好的芯片送到几千公里以外的地方去做封装。芯片一般在做成集成电路的硅片上进行测试。在测试中，先将有缺陷的芯片打上记号（打一个黑色墨点），然后在自动拾片机上分辨出合格的芯片。




封装工艺流程

◆ 2.1.2 封装工艺流程概况

流程一般可以分成两个部分：在用塑料封装之前的工序称为**前段工序**，在成型之后的操作称为**后段工序**。成型工序是在净化环境中进行的，由于转移成型操作中机械水压机和预成型品中的粉尘达到1000级以上（空气中 $0.3\mu\text{m}$ 粉尘达1000个/ m^3 以上）。

现在大部分使用的封装材料都是高分子聚合物，即所谓的**塑料封装**。上图所示的塑料成型技术有许多种，包括转移成型技术、喷射成型技术、预成型技术，其中转移成型技术使用最为普遍。



封装工艺流程

◆ 2.2 芯片切割

2.2.1、为什么要减薄



半导体集成电路用硅片4吋厚度为 $520\text{ }\mu\text{m}$, 6吋厚度为 $670\text{ }\mu\text{m}$ 。这样就对芯片的切分带来困难。因此电路层制作完成后, 需要对硅片背面进行减薄, 使其达到所需要的厚度, 然后再进行划片加工, 形成一个个减薄的裸芯片。

中国半导体论坛

封装工艺流程

◆ 2.2.2 减薄工艺

先划片后减薄和减薄划片两种方法

DBG(dicing before grinding) 在背面磨削之前, 将硅片的正面切割出一定深度的切口, 然后再进行磨削。

DBT(dicing by thinning) 在减薄之前先用机械的或化学的方法切割出一定深度的切口, 然后用磨削方法减薄到一定厚度后, 采用常压等离子腐蚀技术去除掉剩余加工量。

这两种方法都很好地避免了或减少了减薄引起的硅片翘曲以及划片引起的边缘损害, 大大增强了芯片的抗碎能力。

中国半导体论坛

封装工艺流程

◆ 2.3 芯片贴装

芯片贴装，也称芯片粘贴，是将芯片固定于封装基板或引脚架芯片的承载座上的工艺过程。

贴装方式

- 共晶粘贴法
- 焊接粘贴法
- 导电胶粘贴法
- 玻璃胶粘贴法



封装工艺流程


◆ 2.3.1 共晶粘贴法

共晶反应

指在一定的温度下，一定成分的液体同时结晶出两种一定成分的固相反应。例如，含碳量为2.11%-6.69%的铁碳合金，在1148摄氏度的恒温下发生共晶反应，产物是奥氏体（固态）和渗碳体（固态）的机械混合物，称为“莱氏体”。

一般工艺方法


陶瓷基板芯片座上镀金膜-将芯片放置在芯片座上-热氮气氛中（防氧化）加热并使粘贴表面产生摩擦（去除粘贴表面氧化层）-约425℃时出现金-硅反应液面，液面移动时，硅逐渐扩散至金中而形成紧密结合。



封装工艺流程

◆ 2.3.1 共晶粘贴法

预型片法, 此方法适用于较大面积的芯片粘贴。优点是可以降低芯片粘贴时孔隙平整度不佳而造成的粘贴不完全的影响。



中国半导体论坛

封装工艺流程

◆ 2.3.2 焊接粘贴法

焊接粘贴法是利用合金反应进行芯片粘贴的方法。优点是热传导性好。

一般工艺方法

将芯片背面淀积一定厚度的Au或Ni，同时在焊盘上淀积Au-Pd-Ag和Cu的金属层。然后利用合金焊料将芯片焊接在焊盘上。焊接工艺应在热氮气或能防止氯化的气氛中进行。

合金焊料

硬质焊料

软质焊料



中国半导体论坛

封装工艺流程

◆ 2.3.3 导电胶粘贴法

导电胶是银粉与高分子聚合物（环氧树脂）的混合物。银粉起导电作用，而环氧树脂起粘接作用。

导电胶有三种配方：

- (1) 各向同性材料，能沿所有方向导电。
- (2) 导电硅橡胶，能起到使器件与环境隔绝，防止水、汽对芯片的影响，同时还可屏蔽电磁干扰。
- (3) 各向异性导电聚合物，电流只能在一个方向流动。在倒装芯片封装中应用较多。无应力影响。

三种导电胶的特点是：化学接合、具有导电功能。



封装工艺流程

◆ 导电胶贴装工艺

膏状导电胶：

用针筒或注射器将粘贴剂涂布到芯片焊盘上（不能太靠近芯片表面，否则会引起银迁移现象），然后用自动拾片机（机械手）将芯片精确地放置到焊盘的粘贴剂上，在一定温度下固化处理（150℃ 1小时或186℃半小时）。

固体薄膜：

将其切割成合适的大小放置于芯片与基座之间，然后再进行热压接合。采用固体薄膜导电胶能自动化大规模生产。

导电胶粘贴法的缺点是热稳定性不好，高温下会引起粘接可靠度下降，因此不适合于高可靠度封装。



封装工艺流程

◆ 玻璃胶粘贴法

与导电胶类似，玻璃胶也属于厚膜导体材料（后面我们将介绍）。不过起粘接作用的是低温玻璃粉。它是起导电作用的金属粉（Ag、Ag-Pd、Au、Cu等）与低温玻璃粉和有机溶剂混合，制成膏状。

在芯片粘贴时，用盖印、丝网印刷、点胶等方法将胶涂布于基板的芯片座中，再将芯片置放在玻璃胶之上，将基板加温到玻璃熔融温度以上即可完成粘贴。由于完成粘贴的温度要比导电胶高得多，所以它只适用于陶瓷封装中。在降温时要控制降温速度，否则会造成应力破坏，影响可靠性。



封装工艺流程

◆ 2.4 芯片互连

芯片互连是将芯片焊区与电子封装外壳的I/O引线或基板上的金属焊区相连接。

芯片互连常见的方法：

打线键合 (WB wire bonding)

倒装芯片键合(FCB flip chip bonding, C4)

载带自动键合 (TAB tape automate bonding)

这三种连接技术对于不同的封装形式和集成电路芯片集成度的限制各有不同的应用范围。

打线键合适用引脚数为3-257；**载带自动键合**的适用引脚数为12-600；**倒装芯片键合**适用的引脚数为6-16000。可见C4适合于高密度组装。



封装工艺流程

◆ 2.4.1 打线键合技术

打线键合技术

超声波键合 (Ultrasonic Bonding, U/S bonding)

热压键合 (Thermocompression Bonding T/C bonding)

热超声波键合 (Thermosonic Bonding, T/S bonding)




图 2.4 打线键合的实例照片

封装工艺流程

◆ 2.4.1 打线键合技术介绍

(1) 超声波键合

优点:

键合点尺寸小，回绕高度低，适合于键合点间距小、密度高的芯片连接。

缺点:

所有的连线必须沿回绕方向排列（这不可能），因此在连线过程中要不断改变芯片与封装基板的位置再进行第2根引线的键合。从而限制了打线速度。




图 2.5 超声波键合的过程




图 2.6 椭形-椭形、球形-椭形键合示意图

封装工艺流程

◆ 2.4.1 打线键合技术介绍

(2) 热压键合




图 2.7 热压键合的过程

封装工艺流程

◆ (3) 热超声波键合

热超声波键合是热压键合与超声波键合的混合技术。在工艺过程中，先在金属线末端成球，再使用超声波脉冲进行金属线与金属接垫之间的接合。

此过程中接合工具不被加热，仅给接合的基板加热（温度维持在100–150°C）。其目的是抑制键合界面的金属间化合物（类似于化学键，金属原子的价电子形成键）的成长，和降低基板高分子材料因高温产生形变。

封装工艺流程

◆ 打线键合的线材与可靠度

(1) 合金线材

铝合金线

因纯铝线材太软很少使用。铝合金线标准线材是铝-1%硅。另一种是含0.5-1%镁的铝导线。其优点是抗疲劳性优良，生成金属间化合物的影响小。

金线

纯金线的纯度一般用4个9。为增加机械强度，往往在金中添加5-10ppm 钼或铜。金线抗氧化性好，常用于超声波焊接中。



封装工艺流程


◆ (2) 影响打线键合可靠度因素

封胶和粘贴材料与线材的反应

金属间化合物的形成

可靠性常用拉力试验和键合点的剪切试验
测试检查

可靠度因素



封装工艺流程


◆ 2.4.2 载带自动键合技术

载带自动键合技术是在类似于135胶片的柔性载带粘结金属薄片，（像电影胶片一样卷在一带卷上，载带宽度8-70mm。在其特定的位置上开出一个窗口。窗口为蚀刻出一定的印刷线路图形的金属箔片（0.035mm厚）。

引线排从窗口伸出，并与载带相连，载带边上有供传输带用的齿轮孔。

当载带卷转动时，载带依靠齿孔往前运动，使带上的窗口精确对准带下的芯片。再利用热压模将导线排精确键合到芯片上。可见TAB技术与一般的压丝引线技术不同。


后者的特点是将一根、一根的引线先后分立的快速的键合到搭接片上。TAB技术中内引线键合后还要作后道工序，包括电学测试、通电老化，外引线键合、切下，最后进行封装工艺（。这些都在载带上完成。



封装工艺流程

过去，TAB技术不受重视的原因：

- ◆ (1) TAB技术初始投资大；
- ◆ (2) 开始时TAB工艺设备不易买到，而传统的引线工艺已得到充分的发展，且其生产设备也容易买到；
- ◆ (3) 有关TAB技术资料和信息少。但是随着芯片信息容量及随之而来的引脚数的增加，传统的分立引线工艺显得力不从心。为降低引线成本的需要，TAB技术越来越受到人们的青睐，促使许多半导体厂家积极开发研究。



封装工艺流程

TAB技术较之常用的引线工艺的优点：

- ◆ (1) 对高速电路来说，常规的引线使用圆形导线，而且引线较长，往往引线中高频电流的趋肤效应使电感增加，造成信号传递延迟和畸变，这是十分不利的。TAB技术采用矩形截面的引线，因而电感小，这是它的优点。
- ◆ (2) 传统引线工艺要求键合面积 4mil^2 ，而TAB工艺的内引线键合面积仅为 2mil^2 这样就可以增加I/O密度，适应超级计算机与微处理器的更新换代。
- ◆ (3) TAB技术中使用铜线而不使用铝线，从而改善器件的热耗散性能。
- ◆ (4) 在芯片最终封装前可进行预测试和通电老化。这样可剔除坏芯片，不使它流入下一道工序，从而节省了成本，提高了可靠性。
- ◆ (5) TAB工艺中引线的键合平面低，使器件薄化。

注：本文转自[中国半导体论坛](#)，感谢原作者的付出，如果侵犯了您的相关权益，请联系后台，我们会及时处理！

长按下方二维码关注光刻人的世界



“光刻人的世界”是为半导体微光刻界创建的公众号，旨在分享光刻领域（包括光刻、刻蚀、设计优化、测量）的动态和最新进展、以及相关的各种专业知识和实用资源，打造集成电路制造相关领

域 (Patterning Solutions) 的科技传播平台、线下社交平台。本公众号依托于中国科学院微电子研究所，由韦亚一研究员课题组负责技术支持和维护。